

STRUKTUR CMOS


Eri Prasetyo Wibowo

<http://pusatstudi.gunadarma.ac.id/pscitra>

Structur Komplemen MOS

CMOS = NMOS + PMOS

struktur CMOS adalah campuran transistors NMOS et PMOS digunakan untuk sebuah operasi logika menjadi sederhana




Mengapa komplemen ?

Sederhana, karena setiap jaringan transistors bisa seting ke logika 0, maupun logika 1

Structure Komplement MOS

CMOS = NMOS + PMOS

struktur CMOS adalah campuran transistors NMOS et PMOS digunakan untuk sebuah operasi logika menjadi sederhana



Mengapa komplement ?


jaringan **P** melakukan setting ke **1** nilai outputnya adalah V_{dd}

Jaringan **N** melakukan setting ke **0** nilai outputnya adalah V_{ss}

Structur Complemen MOS

CMOS = NMOS + PMOS

Struktur CMOS memungkinkan untuk membangun elemen dasar logika inverter






- 1 - **Source** dari **PMOS** adalah sebuah **Vdd**
- 2 - **Source** dari **NMOS** adalah sebuah ground
- 3 - **gate** terhubung sebagai input
- 4 - **Drains** terhubung ke **output**

Structures Complementary MOS


CMOS = NMOS + PMOS

Struktur CMOS memungkinkan untuk membangun elemen dasar logika inverter



Bagaimana Rangkaian bekerja ?

Sebuah inverter CMOS dapat dilihat sebagai sebuah saklar ganda secara seri




input = 0
PMOS : driven / ~~Blok~~
NMOS : ~~driven~~ / Blok
output = 1

input = 1
PMOS : ~~Driven~~ / Blok
NMOS : Driven / ~~Blok~~
Output = 0

Dari Sudut Pandang Elektrik

Untuk transistor NMOS : 3 daerah kerja




Daerah cut-off :
 $V_{gs} < V_{tn}$

Daerah Saturasi :
 $V_{ds} > V_{gs} - V_{tn}$

Daerah linier :
 $V_{ds} < V_{gs} - V_{tn}$

Dari sudut pandang elektrik

Untuk transistor PMOS : 3 daerah kerja




Daerah cut-off :
 $V_{gs} > V_{tp}$

Daerah saturasi :
 $V_{ds} < V_{gs} - V_{tp}$

Daerah linier :
 $V_{ds} > V_{gs} - V_{tp}$


Dari sudut pandang elektrik

Untuk inverter CMOS : 5 daerah kerja



Dari sudut pandang elektrik

Untuk inverter CMOS : 5 daerah kerja



daerah A : Berjalan di switch ideal

Salah satu dari 2 transistors driven (PMOS)

IN → OUT

V = 0


V = 1

OH

V didefinisikan sebagai nilai tertinggi diperoleh pada

Dari sudut pandang elektrik

Untuk inverter CMOS : 5 daerah kerja



daerah E : Bekerja di switch ideal (NMOS)

Salah satu dari 2 transistor driven


IN \rightarrow OUT

$V_{OL} = 1$ $V_{OH} = 0$

V_{OL} didefinisikan sebagai nilai terendah didapat pada output

Dari sudut pandang elektrik

Untuk inverter CMOS : 5 daerah kerja



daerah B : dua transistor driven


Ini sebuah titik karakteristik pada absis V_{IL}

V_{IL} terhubung ke sebuah kemiringan *negative* -1

V_{IL} didefinisikan sebagai input terbesar dinyatakan dengan logika 0

Dari sudut pandang elektrik

Untuk inverter CMOS : 5 daerah kerja



daerah C : dua transistor driven

Ini sebuah titik th

caractéristik V sebagai batas ambang inverter

Ini adalah titik yang mempunyai hubungan :

$V_{OUT} = V_{IN} = V_{th}$


Ringkasan

Untuk inverter CMOS : 5 daerah kerja

daerah	input	output	NMOS	PMOS
A	$< V_{tn}$	V_{OH}	Cut-off	linier
B	V_{IL}	$\approx V_{OH}$	saturasi	linier
C	V_{th}	V_{th}	saturasi	saturasi
D	V_{IH}	$\approx V_{OL}$	linier	saturasi
E	$> (V_{dd} + V_{tp})$	V_{OL}	penahan	Cut-off

Noise margin

Noise Margin mewakili variasi tegangan maksimum yang diperbolehkan pada input / output dari suatu rangkaian





Noise margin

Noise Margin mewakili variasi tegangan maksimum yang diperbolehkan pada input / output dari suatu rangkaian

$$NMH = VOH - VIH$$

$$NML = VIL - VOL$$



Perhitungan V_{IL} , V_{IH} et V_{th}

V_{IL} didefinisikan sebagai masukan terbesar dengan logika 0

$$\begin{aligned} & \frac{k'_n}{2} \left(\frac{W}{L} \right)_n (V_{in} - V_{Tn})^2 \\ &= \frac{k'_p}{2} \left(\frac{W}{L} \right)_p \left[2(V_{in} - V_{DD} - V_{Tp})(V_{out} - V_{DD}) - (V_{out} - V_{DD})^2 \right] \end{aligned}$$

$$V_{IL} = \frac{2V_{out} + V_{Tp} - V_{DD} + k_R V_{Tn}}{1 + k_R} \quad \text{Avec} \quad k_R = \frac{k'_n (W/L)_n}{k'_p (W/L)_p}$$

perhitungan V_{IL} , V_{IH} et V_{th}

V_{IH} didefinisikan sebagai masukan terkecil dengan logika 1

$$\frac{k'_n}{2} \left(\frac{W}{L} \right)_n [2(V_{in} - V_{Tn}) V_{out} - V_{out}^2] = \frac{k'_p}{2} \left(\frac{W}{L} \right)_p (V_{in} - V_{DD} - V_{Tp})^2$$

$$V_{IH} = \frac{V_{DD} + V_{Tp} + k_R (2 V_{out} + V_{Tn})}{1 + k_R}$$

$$\text{Avec } k_R = \frac{k'_n (W/L)_n}{k'_p (W/L)_p}$$

perhitungan V_{IL} , V_{IH} et V_{th}

V_{th} didefinisikan sebagai ambang batas inverter yang tegangan output sama dengan tegangan input

$$V_{th} = \frac{V_{Tn} + \sqrt{\frac{1}{k_R}} (V_{DD} + V_{Tp})}{\left(1 + \sqrt{\frac{1}{k_R}}\right)}$$

Avec $k_R = \frac{k'_n (W/L)_n}{k'_p (W/L)_p}$

perhitungan V_{IL} , V_{IH} et V_{th}

Untuk mendapatkan inverter yang simetrik, tegangan V_{th} harus = $\frac{1}{2} V_{DD}$


$$\text{On a donc } k_R = \frac{k'_n (W/L)_n}{k'_p (W/L)_p} = 1 \quad \text{avec } V_{tn} = -V_{tp}$$

$$k_R = \frac{k'_n (W/L)_n}{k'_p (W/L)_p} = \frac{\mu_n C_{ox} (W/L)_n}{\mu_p C_{ox} (W/L)_p} = \frac{\mu_n (W/L)_n}{\mu_p (W/L)_p} = 1$$

$$\frac{(W/L)_n}{(W/L)_p} = \frac{\mu_p}{\mu_n} = \frac{230 \text{ cm}^2/\text{Vs}}{580 \text{ cm}^2/\text{Vs}} \longrightarrow (W/L)_p = 2.5(W/L)_n$$

Sebuah teknologi yang sangat efisien

Struktur CMOS hampir tidak punya konsumsi **statik** (tidak ada jalur konduktif antara Vdd dan Vss)



Daya yang dihaburkan hanya berpindah

Konsumsi total

$$P_{\text{totale}} = P_{\text{statique}} + C \cdot V^2 \cdot F$$

tegangan

Frequence des commutations

Kelebihan CMOS

1 - konsumsi energi rendah

2 - sedikit noise

3 - Beroperasi pada beberapa puluh MHz

4 - Logika ditentukan oleh nilai tegangan

5 - transisi waktu simetris

6 - skematik relatif sederhana