


RANGKAIAN ANALOG CMOS

Eri Prasetyo Wibowo

Universitas Gunadarma


<http://pusatstudi.gunadarma.ac.id/pscitra>

Rangkaian Cermin Arus



- Dasar dari blok kerangka dalam desain IC CMOS
- Idealnya Impedansi output boleh tak terhingga
- Dapat menghasilkan arus tetap dengan melebihi tegangan skala besar

Lanjutan



-Arus mengalir melalui M1 adalah tegangan V_{gs1}

- $V_{gs1} = V_{gs2}$, begitu juga arus yang dilewatkan akan sama jika ukuran kedua transistor M1 dan M2 sama

Arus M2 tetap dalam daerah saturasi maka : $I_{D1} = \beta_1/2 \cdot (V_{GS1} - V_{THN})^2$

- $I_{D2} = I_o = \beta_2/2 \cdot (V_{GS1} - V_{THN})^2$

- Karena $V_{gs1} = V_{gs2}$, maka

$$\frac{I_{D2}}{I_{D1}} = \frac{\frac{W_2}{L_2}}{\frac{W_1}{L_1}} = \frac{W_2 L_1}{W_1 L_2} = \frac{\beta_2}{\beta_1}$$

Pengaturan rasio W dan L

$$ID1 = \frac{VDD - VGS - VSS}{R} = \frac{KP.W1}{2L1} (VGS1 - VTHN)^2$$

Resistansi keluaran dari sumber arus sama dengan resistansi keluaran dari M2, atau

$$\Gamma_o = \frac{1}{\lambda I_o} = \frac{1}{\lambda ID2}$$

Dari persamaan diatas didapatkan 5 variabel L1,L2,W1,W2 dan VGS dapat digunakan untuk mengatur arus, dikarenakan nilai ukuran L sama maka dapat disederhanakan menjadi;

$$\frac{ID2}{ID1} = \frac{W2}{W1}$$

Contoh

Mendisain arus menggunakan $V_{DD} = -V_{SS} = 2,5V$ dan arus sink $10\mu A$. Hitunglah tegangan minimum yang melintasi sumber arus dan resistasi keluaran?

Dasar disain pada gambar 7.1, di sini mempunyai pilihan $V_{GS} = 1,2V$ dan L komponen $5\mu m$. Maka nilai R dapat ditentukan dengan asumsi $I_{D1} = I_{D2} = 10\mu A$ dapat diselesaikan

$$R = \frac{2,5 - 1,2 - (-2,5)}{10\mu A} = 380K\Omega$$

Untuk mencari W dari $M1$ dan $M2$ sebagai berikut;


$$I_{D2} = 10\mu A = \frac{K_P \cdot W}{2L} (V_{GS} - V_{THN})^2 = \frac{50 \frac{\mu A}{V^2}}{2} \frac{W}{5\mu m} (1,2 - 0,83)^2$$

Lanjut

Yang mana di hasilkan $W1 = W2 = 14,61\mu\text{m}$ yang dapat dibulatkan menjadi $15\mu\text{m}$. Menjadi kan M2 tetap pada daerah saturasi adalah


$V_{DS2} \geq V_{GS2} - V_{THN} = 1,2 - 0,83 = 0,37\text{V}$ (tegangan gate yang diterima)

Bersamaan dengan itu drain M2 mendekati $-2,13\text{V}$ atau lebih, M2 akan selalu dalam daerah saturasi.



Rangkaian Pembagi Tegangan

- Dalam disain rangkaian CMOS terpadu, dapat di turunkan tegangan acuan dari catu daya menggunakan resistor dan MOSFET. Pada gambar dibawah ditunjukkan dasar ide dari rangkaian pembagi tegangan.



Rangkaian pembagi tegangan dengan gabungan resistor-MOSFET dapat dibagi menjadi sama dengan VGS dari MOSFET, sehingga dapat di ketahui besar arus drain sebagai berikut;

$$I_D = \frac{V_{DD} - V_{ref}}{R} = \frac{\beta_1}{2} (V_{ref} - V_{THN})^2$$

Atau

$$V_{ref} = V_{THN} + \sqrt{\frac{2I_D}{\beta_1}} = V_{THN} + \sqrt{\frac{2(V_{DD} - V_{ref})}{R * \beta_1}}$$

Rangkaian pembagi tegangan dengan hanya MOSFET dapat di tentukan tegangan acuan yang besarnya seimbang dengan gerbang MOSFET terhadap bumi. Dimana $I_{D1} = I_{D2}$ dapat ditulis;

$$\frac{\beta_1}{2} (V_{ref} - V_{SS} - V_{THN})^2 = \frac{\beta_2}{2} (V_{DD} - V_{ref} - V_{THP})^2$$


Dimana tegangan acuan V_{ref} ;

$$V_{ref} = \frac{V_{DD} - V_{THP} + \sqrt{\frac{\beta_1}{\beta_2} (V_{SS} + V_{THN})}}{\sqrt{\frac{\beta_1}{\beta_2} + 1}}$$

Atau di ketahui tegangan acuan dan catu daya dapat dihasilkan;

$$\frac{\beta_1}{\beta_2} = \left[\frac{V_{DD} - V_{ref} - V_{THP}}{V_{ref} - V_{SS} - V_{THN}} \right]^2$$

Rangkaian Penguat Differensial



MOSFET cermin arus menggunakan M5 dan M6 untuk menyediakan sumber arus bagi gabungan I_{SS} . Di asumsikan M1 dan M2 mempunyai nilai yang sama maka $\beta_1 = \beta_2 = \beta$. Penjumlahan arus dc dari M1 dan M2;

$$v_{D1} = v_{i1} - v_{i2} = v_{GS1} - v_{GS2}$$

Tegangan masukan gerbang M1 dan M2 adalah v_{i1} dan v_{i2} dapat di tuliskan menjadi;

$$I_{SS} = i_{D1} + i_{D2}$$

Terhadap bumi gerbang M1 dan M2 didapatkan nilai;


$$I_{D1} = I_{D2} = \frac{I_{SS}}{2}$$


$$iD = \frac{\beta}{2} (v_{GS} - V_{THN})^2$$

Perbedaan tegangan masukan dapat dituliskan;

$$v_{D1} = \sqrt{\frac{2}{\beta}} (\sqrt{iD1} - \sqrt{iD2})$$

Disain Penguat Operasional OTA TWO-STAGE CMOS







Gambar 7.8: Penguatan Mode Terbuka (AoL) dan Phase Margin (PM)

Tabel 7.2: Hasil Perhitungan Manual OTA OP-AMP

Komponen	Parameter $\frac{W}{L} (\mu m)$	Arus Drain (μA)
M1	42/0,35	20
M2	42/0,35	20
M3	2,2/0,35	20
M4	2,2/0,35	20
M5	9/0,35	40
M6	12,5/0,35	224
M7	51/0,35	224
M8	0,9/0,35	4
M9	0,6/10	4
M10	0,6/10	4
Cc	0,25pF	
CL	1,15pF	

Perancangan Komparator Presisi



Hasil Perhitungan Manual

Tabel 7.3: Hasil Perhitungan Manual Komparator Presisi.

Komponen	Parameter $\frac{W}{L} (\mu m)$	MOS	Arus Drain (μA)
M1	3,8/0,35	NMOS	15
M2	3,8/0,35	NMOS	15
M3	0,4/0,35	PMOS	15
M4	0,4/0,35	PMOS	15
M5	0,4/0,35	PMOS	15
M6	0,4/0,35	PMOS	15
M7	0,7/0,35	NMOS	7,5
M8	1,4/0,35	NMOS	7,5
M9	1,4/0,35	NMOS	7,5
M10	0,7/0,35	NMOS	7,5
M11	1,54/0,35	NMOS	30
M12	4,2/0,35	PMOS	30
M13	2,1/0,35	PMOS	15
M14	2,1/0,35	PMOS	15
M15	0,7/0,35	NMOS	15
M16	0,7/0,35	NMOS	15
M17	1,4/0,35	NMOS	30
M18	4,2/0,35	PMOS	30
M19	1,4/0,35	NMOS	30
PD	Disipasi Daya	19 MOS	396,8 μW